


Prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
10 Maggio 2021

Se non diversamente specificato si assuma per tutti i transistori $L = L_{\text{MIN}}$ e i tempi di salita e di discesa di caso peggiore dei singoli *gate* logici simmetrici. La tensione di alimentazione è $V_{\text{DD}}=1.5\text{V}$.

Parameter	n-MOS	p-MOS
$V_{th}[\text{V}]$	0.30	-0.30
$\beta' [\mu\text{A}/\text{V}^2]$	300	150
$L_{\text{MIN}}[\mu\text{m}]$	0.100	0.100
$C_{\text{ox}}[\text{fF}/\mu\text{m}^2]$	10	10
$C_{\text{GS0}}[\text{fF}/\mu\text{m}]$	0.5	0.5
$C_{\text{j0}}[\text{fF}/\mu\text{m}^2]$	3.0	3.0
K_{eq}	0.8	0.8
$\lambda [\text{V}^{-1}]$	0	0

Il circuito di campionamento qui riportato è costituito da transistori i cui dimensionamenti assoluti sono $S_n=1$ e $S_p=\varepsilon=\beta'_n/\beta'_p$ per i transistori di tipo n-MOS e p-MOS rispettivamente.



1. Relativamente al percorso IN-O2, indicare la tipologia di circuito di campionamento e graficare qualitativamente l'andamento del segnale in uscita al nodo O2 in funzione dei segnali IN e CLK (e CLK negato).

2. Al fine di calcolare il tempo di *setup* del circuito in esame, si calcoli la resistenza equivalente (R_{eq}) del *pass-transistor* complementare e la capacità C_{O1} al nodo O1. E' noto che R_{eq} dipenderà dai potenziali ai due gate dei MOS del *pass-transistor* e, debolmente, dal potenziale dei nodi IN e O1. A tale proposito, per il calcolo di R_{eq} si supponga che il segnale di clock abbia un'escursione da 0 a V_{DD} e che si voglia trasferire un segnale $V_{IN}=V_{DD}$ con il potenziale del nodo O1 pari a $V_{O1}=0V$.

Per il calcolo della capacità al nodo O1, (a) si trascuri il contributo dato dalle capacità intrinseche di canale e si considerino solamente le capacità parassite che accoppiano elettrostaticamente il *gate* con le regioni di *source/drain* (cioè la capacità di *gate-overlap* e *fringing*: $C_{GD,parass}$) e quelle di giunzione *source-bulk* (o *drain-bulk*): C_{SB} (o C_{DB}); (b) si consideri la capacità di ingresso dell'invertitore. La lunghezza delle regioni di *source* e *drain* vale $L_{SD}=3L_{MIN}$.

3. Si calcoli il tempo di *setup* del circuito assumendo un'escursione del segnale del 90%.

4. Si determini la costante di tempo dominante al nodo di uscita O3 assumendo che l'interconnessione abbia una resistenza per unità di lunghezza $r=1000 \Omega/cm$ e capacità per unità di lunghezza $c=1 pF/cm$. Si sostituisca ogni tratto di lunghezza $100\mu m$ con una cella a T equivalente. Si descriva infine, una o più possibili tecniche per ridurre il tempo di attraversamento da IN a O3.